/ ai资讯

Cadence推出HBM4 12.8Gbps IP内存系统解决方案

发布时间:2025-05-26 11:46:42

具有最小面积和最低功耗的高性能解决方案现已面向客户推出

近日,Cadence(NASDAQ:CDNS)近日宣布推出业界速度最快的 HBM4 12.8Gbps 内存 IP 解决方案,以满足新一代 AI 训练和 HPC 硬件系统对 SoC 日益增长的内存带宽需求。CadenceHBM4 解决方案符合 JEDEC 的内存规范 JESD270-4,与前一代 HBM3E IP 产品相比,内存带宽翻了一番。Cadence HBM4 PHY 和控制器 IP 现已面向客户开放,具备业界领先的 12.8Gbps 性能,每比特的能效提升 20%,面积利用率提升 50%,同时 I/O 数翻倍,可显著增强整体带宽能力。

新推出的Cadence HBM4 IP将 PHY 和高性能控制器作为完整的内存子系统解决方案。HBM4 PHY 将作为台积公司 N3 和 N2 工艺节点中的嵌入式硬宏,而 HBM4 控制器将作为 RTL 软宏。该解决方案具有一流的 12.8Gbps 数据速率,较现有 HBM4 DRAM 设备提升 60%,为设计人员提供充足的系统裕度,既支持速率的进一步提升,也可用于打造面向未来的 SoC 产品。高性能、低延迟架构包括 RAS 和 BIST 功能,用于现场微调内存子系统性能,优化数据中心运营。标准 HBM4 IP 产品支持各种类型的中介层设计实施选项,提供实验室软件,助力客户快速调试 SoC 内存子系统。

“随着生成式和代理式 AI 应用迅猛增长,AI 工作负载增加,对内存带宽提出了更高的要求,亟需在不额外增加功耗的前提下提高 AI 硬件系统效率。Cadence 的 HBM4 解决方案不仅实现了高达 12.8Gbps 的卓越性能,同时在 AI 工厂重点关注的面积和功率优化方面表现出色,满足对内存带宽持续增长的需求。”Cadence 高级副总裁兼芯片解决方案事业部总经理 Boyd Phelps表示。

Cadence的HBM4解决方案提供一套全面的可交付成果,可将 IP 快速集成到 SoC 设计,加快硅后调试工作。可交付成果包括一个参考中介层设计,该设计已在全功能测试芯片(由 HBM4 控制器、PHY、中介层和 HBM4 DRAM 设备组成)上以 12.8Gbps 的速度完成了验证。LabStation 软件具有丰富的功能和测试套件,有助缩短 SoC 硅后实验室调试时间,从而加快产品上市。

Cadence 的 HBM4 PHY 和控制器已使用 Cadence 面向HBM4 的 Verification IP(VIP)进行验证,能够提供快速的 IP 和 SoC 验证收敛。面向 HBM4 的 Cadence VIP 包括一个完整的解决方案,涵盖了从 IP 到系统级验证在内的全部流程,提供 DFI VIP、HBM4 存储器模型和 System Performance Analyzer 系统性能分析工具。

关于 Cadence

Cadence 是 AI 和数字孪生领域的市场领导者,率先使用计算软件加速从硅片到系统的工程设计创新。我们的设计解决方案基于 Cadence 的 Intelligent System Design战略,可帮助全球领先的半导体和系统公司构建下一代产品(从芯片到全机电系统),服务超大规模计算、移动通信、汽车、航空航天、工业、生命科学和机器人等领域。2024 年,Cadence 荣登《华尔街日报》评选的“全球最佳管理成效公司 100 强”榜单。

  • 控制器 控制器 关注

    关注

    114

    文章

    16938

    浏览量

    182731

免责声明:本文为转载,非本网原创内容,不代表本网观点。其原创性以及文中陈述文字和内容未经本站证实,对本文以及其中全部或者部分内容、文字的真实性、完整性、及时性本站不作任何保证或承诺,请读者仅作参考,并请自行核实相关内容。

如有疑问请发送邮件至:bangqikeconnect@gmail.com