楷登电子（美国Cadence公司）近日正式推出业界首款具备全自主能力的AI虚拟工程师，将其ChipStack™ AI Super Agent智能体能力提升至Level-5自主水平。这一里程碑式的发布标志着半导体设计验证领域正式迈入AI全自主运行的新时代，也是EDA行业与大模型技术深度融合的一次重大突破。
此次发布的ChipStack AI Super Agent，底层能力基于Cadence全套AI驱动的电子设计自动化产品组合构建，核心大模型采用NVIDIA Nemotron系列，并由NVIDIA OpenShell运行环境提供安全隔离与可信执行保障。这意味着该智能体不仅具备强大的推理与决策能力，还能在受保护的环境中自动调用仿真工具、执行测试用例、分析结果并迭代优化，整个过程无需人工干预。
在实际应用层面，NVIDIA已率先将这一能力部署到内部研发流程中。目前，NVIDIA拥有数千名芯片设计工程师，每年消耗数十亿计算小时，运行数百万次测试来验证其复杂芯片设计。引入ChipStack智能体后，每位工程师都将配备这一虚拟助手，配合Cadence® Xcelium™ Logic Simulation动态逻辑仿真工具与Jasper® Formal Verification形式化验证工具，自动运行数百次动态仿真任务。
效果极为显著。RTL验证周期提速40倍以上，原本通常需要五周才能完成的验证工作，现在不到一天即可交付。这对于芯片设计公司而言意味着巨大的效率跃升——验证环节长期以来是整个芯片开发流程中最耗时、最耗费算力的瓶颈，如今这一瓶颈正在被AI从根本上打破。
值得注意的是，此次合作并非简单的工具集成。Cadence提供的是经过芯片行业数十年积累验证的EDA工作流与仿真引擎，NVIDIA提供的是经过大规模训练的领域大模型与安全运行底座。两者的结合使得AI智能体不是在"模拟"芯片设计，而是真正在生产环境中以Level-5的自主等级执行真实的设计验证任务。Level-5意味着智能体可以在无人监督的情况下，自主规划任务、调用工具、处理异常、输出结果并持续学习优化，这在此前的AI EDA方案中尚属首次。
对整个半导体行业来说，这一进展的意义远超单一工具的提速。随着芯片复杂度持续攀升，先进制程下的验证工作量呈指数级增长，单纯依靠增加人力和算力已难以应对。AI虚拟工程师的出现，提供了一条全新的路径：让AI承担高重复性、高计算量的验证执行工作，让人类工程师聚焦于架构决策与创新设计。
Cadence与NVIDIA的这次联合发布，不仅定义了AI在芯片设计领域的能力天花板，也为整个EDA行业指明了下一阶段的演进方向。全自主虚拟工程师已不再是概念验证，而是正在NVIDIA内部每天运行的生产级能力。
关注
68文章
1050浏览量
147731免责声明：本文为转载，非本网原创内容，不代表本网观点。其原创性以及文中陈述文字和内容未经本站证实，对本文以及其中全部或者部分内容、文字的真实性、完整性、及时性本站不作任何保证或承诺，请读者仅作参考，并请自行核实相关内容。
如有疑问请发送邮件至：bangqikeconnect@gmail.com