华邦电子端侧AI存储架构如何突破瓶颈

来源：OFweek电子工程网

引言：本轮存储行业正在经历一轮长期性的结构变化。通用型与利基型市场加速解耦、头部厂商持续将产能向DDR5、LPDDR5X、HBM等高附加值产品集中，以及端侧AI对特定存储规格的需求不断增长，共同呈现出有别于传统存储周期的新产业格局。

在2026年7月10日于深圳举办的OFweek 2026（第七届）中国智能制造产业大会现场，华邦电子产品总监朱迪向OFweek维科网表示，随着大模型能力持续向终端侧延伸，AI应用正加速从云端推理走向边缘设备和物理场景，存储在系统中的角色随之发生变化。

01端侧推理“三角约束”：容量、带宽、功耗

根据市场研究机构Omdia指出，全球半导体产业自2025年起已正式跨入“AI驱动的超级存储周期”。与过往由智能手机（2012-15年）或云计算基础设施扩张（2016-18年）驱动的周期不同，大模型向终端侧部署后，存储系统关注的重点正从容量扩展，逐渐转向带宽、功耗与系统能效的综合优化。

相较过去，工业设备或边缘物联网终端的存储选型多聚焦于单芯片的标准化容量与基础稳定性，计算能耗与数据吞吐并非核心矛盾。然而，随着大模型进入边缘设备，本地推理需要频繁调用模型参数，对系统级芯片（SoC）与存储之间的数据交换效率提出了更高要求，也重新定义了端侧存储架构的设计重点。

朱迪指出，与云端训练不同，具身智能和端侧推理场景更强调“相对适中的容量配置”与“更高的数据带宽”之间的平衡。此变化暴露出传统存储方案在边缘推理场景下的局限性。以SDRAM、DDR3等成熟存储方案为例，其数据吞吐能力已难以满足大模型频繁加载参数和实时推理的需求，系统容易受到“内存墙”限制。SoC与内存之间高速、高密度的数据交互，迫使总线通道数与时钟频率成倍攀升。

随之而来的衍生挑战是更高的数据带宽通常意味着更大的功耗压力。边缘推理设备、具身智能机器人及大量终端产品普遍受到电池容量、散热能力和整机尺寸的限制，可用于存储系统的功耗预算有限。

如何在有限的功耗预算内实现更高的数据带宽，构成了功耗与性能博弈的经典课题，是当前端侧AI存储亟待攻克的瓶颈。朱迪表示。

传统方案通常通过提升接口频率或增加总线位宽来提高带宽，但也会带来动态功耗增加、布线复杂度提升以及散热压力增大等问题。因此，对于端侧AI而言，存储方案真正需要平衡的是容量、带宽、功耗以及成本之间的系统级权衡。

02CUBE架构逻辑：缩短距离，压低功耗

面对“内存墙”与功耗红线的双重制约，存储行业不断探索新的封装与架构方案。其中，通过先进封装缩短SoC与存储芯片之间的数据传输路径，是提升系统带宽和能效的重要方向。华邦电子此次展示的CUBE（Customized Ultra Bandwidth Element，定制化超高带宽元件）架构，正是围绕这一思路展开设计。

从设计思路来看，CUBE借鉴了高带宽存储的3D集成理念，但并非面向数据中心训练场景，而是针对端侧AI重新平衡了带宽、功耗、成本及封装尺寸等多个指标，以满足边缘智能设备对高能效存储的需求。

在高性能计算系统中，逻辑芯片与存储芯片进行立体集成时，热管理一直是设计的重要挑战。华邦电子介绍，基于KGD 2.0技术，CUBE采用"SoC置上"的堆叠方式，使发热量更高的SoC更靠近散热路径，从而有助于提升系统散热效率，并减少热量对存储层的影响。

除了堆叠方式外，CUBE还支持TSV（Through-Silicon Via，硅通孔）互联，并针对成本敏感型应用提供无TSV的3D堆叠方案，在兼顾带宽性能的同时，为不同应用场景提供更加灵活的成本选择。

在此架构中，CUBE Die不仅承担高速DRAM功能，同时集成了硅电容（Si-Cap）和硅中介层（Si-Interposer）的部分系统功能。通过Micro-Bump微凸块连接，SoC与存储芯片之间的互连距离进一步缩短，信号传输损耗和互连功耗随之降低，从而在提升系统能效的同时，为更高带宽提供支持。

根据不同配置，CUBE方案可支持16GB/s至256GB/s的数据带宽，单裸片容量覆盖512Mb至4Gb，可满足智能摄像机、工业边缘网关等对带宽敏感、容量需求相对适中的端侧AI应用。

在朱迪看来，存储架构的发展方向，并非单纯追求更先进的制程，而是在先进封装基础上不断缩短SoC与存储之间的数据传输距离，从而降低互连能耗，并在有限功耗预算内实现更高的数据带宽。

从底层技术思路来看，CUBE与HBM都采用了通过先进封装提升存储带宽的设计理念，但两者的产品定位并不相同。HBM主要面向AI训练、高性能计算等场景，追求超大容量和极高带宽；而CUBE则针对端侧AI进行了重新优化，满足本地推理带宽需求，并强调功耗、成本和封装尺寸之间的平衡。对于智能摄像机、机器人、工业边缘设备等终端而言，这种设计思路更加符合实际应用需求。

03成熟制程的战略定力：巨头向上，华邦向右

当前，全球存储市场正经历新一轮结构性调整。随着AI服务器需求持续增长，头部DRAM厂商正将更多资源投入DDR5、LPDDR5X、HBM等高性能产品及先进制程，而DDR3、DDR4以及部分中小容量LPDDR产品的市场重心则逐渐向利基型应用转移。通用型存储与利基型存储的市场定位正在进一步分化，是当前存储产业的重要变化之一。

在AI算力持续向先进制程集中的背景下，作为全球第一大NOR Flash及全球前五大DRAM芯片供应商，创立于1987年的华邦电子长期专注利基型内存（Specialty DRAM、Mobile DRAM）与闪存（NOR Flash、SLC NAND），拥有中科及高雄两座12吋晶圆厂，并曾获选“全球百大创新机构”。面对这一轮产业变局，华邦电子选择继续深耕成熟制程和中小容量利基型DRAM市场。这并非对先进工艺的回避，而是基于端侧AI市场需求、成本结构以及长期供货能力作出的战略选择。

“存储行业是一个强者恒强的行业，大家都在比拼产能、比拼制程。华邦成立四十年来，一直依托自有晶圆厂和自主开发的制程技术，专注于中小容量利基型产品，这是华邦与头部厂商不同的发展路径。”朱迪强调。

上述的判断基于两方面考虑。一方面，端侧AI、工业控制等应用对DRAM的容量需求，大多集中在几百兆至数Gb区间。如果采用更先进制程制造这类中小容量产品，掩模成本、晶圆成本以及整体制造成本都会显著提升，并不符合多数工业客户对成本和性价比的要求。因此，在成熟制程节点上，通过架构优化和产品设计实现性能提升，往往具有更好的经济性。

另一方面，成熟制程意味着更可控的产能与更稳定的供应能力。随着部分国际存储厂商持续调整产品布局，传统工业市场长期采用的DDR3、DDR4及部分中小容量LPDDR产品面临供给变化。华邦凭借自有晶圆厂与自主制程，能够确保长周期供货稳定性，对工业客户而言是关键价值。

因此，华邦的竞争重点并不在于制程数字本身，而是在成熟制程基础上，通过架构创新、电路设计以及先进封装等方式持续提升产品带宽、降低系统功耗，从而满足端侧AI应用不断变化的需求。

其中，HYPERRAM系列采用低功耗设计和精简引脚（x8/x16接口），可与NOR Flash或NAND Flash搭配使用，为基于MCU的边缘设备提供更加灵活的存储方案，同时也为部分传统存储产品供应调整后的市场提供更多选择。

LPDDR4（X）产品则覆盖1Gb至8Gb容量区间，带宽可达8.5GB/s（x16 I/O），并提供符合JEDEC标准的BGA100小型化封装，在封装尺寸、能耗及系统集成方面进一步优化，同时适配NXP i.MX91、i.MX93、i.MX95等主流工业平台。

04“半定制化”路线：平衡效率和差异化

端侧AI进入不同垂直场景后，应用需求差异化正在成为存储方案设计的重要约束。不同终端对接口定义、散热敏感度、带宽峰值及容量区间存在明显差异，标准化通用产品往往难以满足主控芯片厂商寻求系统级差异化的需求。

朱迪认为，未来两三年，端侧AI存储的重要趋势之一，是“半定制化”产品的兴起。过去，终端厂商更多采用标准化存储器件完成系统设计，但随着本地AI能力不断增强，主芯片厂商和Tier 1企业对于存储性能、接口以及封装形态提出了更具体的要求，存储厂商需要进一步参与系统级方案设计。

但另一方面，全定制化方案研发模式同样蕴含着难以忽视的市场风险，例如研发周期长、投入成本高等问题。对于快速发展的端侧AI市场而言，如果存储方案开发周期过长，不仅会增加产品成本，也可能影响终端产品上市节奏。因此，如何在标准化效率和定制化能力之间找到平衡，成为存储厂商需要解决的问题。

“全定制化意味着门槛高、周期长、双方投入都很大。”朱迪指出。为化解上述矛盾，华邦推出“CUBE-Lite”产品系列，希望通过半定制化方式，将针对不同应用积累的共性需求沉淀为可复用的平台化方案。

Cube-Lite主要面向可穿戴设备、AI 眼镜、智能摄像头以及其它全天候在线智能边缘设备的存储应用，可提供8–16GB/s级别的数据带宽，接近LPDDR4x的传输能力。由于采用不同于传统LPDDR方案的设计方式，该方案可减少部分接口设计复杂度，并适用于28nm、40nm等成熟工艺节点，帮助SoC厂商在性能、功耗和成本之间实现更灵活的平衡。

从产业应用角度看，半定制化方案的价值不仅体现在性能优化，也体现在缩短产品开发周期。在日新月异的智能迭代中，产品能提早一个季度推向市场，便意味着企业能够率先抢占生态位并锁定市场份额。

此外，华邦表示，CUBE和CUBE-Lite共同构成了其面向边缘AI的广阔存储战略布局，旨在让现实世界的终端设备实现实用、高效的端侧本地AI处理。在该布局下，CUBE专为高带宽、高性能的智能系统设计；而其子系列CUBE-Lite则深度面向紧凑、对功耗敏感且由电池供电的低功耗终端设备。

05结语

智能制造与具身智能等场景的快速分化，正在倒逼半导体底层供应链进行深度的结构性调整。当全球顶级的计算与存储资源被云端和极限制程高度虹吸时，物理世界终端的算力落地，正深刻依赖那些在成熟工艺上探索架构边界的创新者。

在此背景下，端侧存储的职能正在被重新定义。它不仅承载着数据的物理流动，其能效表现、引脚密度与集成度，更直接决定了终端设备的系统功耗、响应速度与最终形态。

对于立足于边缘生态的存储厂商而言，未来的竞争壁垒将不仅局限于单一的制程微缩或物理容量堆叠，更取决于如何通过差异化的架构设计，在高度碎片化的垂直场景与严苛的功耗预算之间，寻找到最佳的平衡点。

如朱迪所言，在端侧AI的演进浪潮中，存储方案正成为驱动边缘智能落地、维持物理世界算力流转的底层支撑。

• 存储 存储 关注

  关注

  13

  文章

  5081

  浏览量

  91249